


کد کنترل



331E

1
33
3

E

تام:

نام خانوادگی:

محل امضاء:

١٤٩٦/١٢/٤



«اگر دانشگاه اصلاح شود مملکت اصلاح می شود۔»
امام خمینی (ره)

جمهوری اسلامی ایران

وزارت علوم، تحقیقات و فناوری
سازمان سنجش آموزش کشور

۱۳۹۷ - سال آزمون ورودی دوره دکتری (نیمه‌تمیرکن) - آزمون

رشته مهندسی کامپیوتر - معماری سیستم‌های کامپیوتری (کد ۲۳۵۵)

مدت با سخنگو: ۱۵۰ دقیقه

٤٨ : سهلاً تعداد

عنوان مواد امتحانی، تعداد و شماره سوالات

ردیف	مواد امتحانی	تعداد سوال	از شماره	نا شماره
۱	مجموعه دروس تخصصی: مدار منطقی و معماري کامپیوتر - معماری کامپیوتر پیشرفته - VLSI پیشرفته	۴۵	۱	۴۵

استفاده از ماشین حساب مجاز نیست.


این آزمون نمره منفی دارد.

* داوطلب گرامی، عدم درج مشخصات و امضا در مندرجات جدول ذیل، بهمنزله عدم حضور شما در جلسه آزمون است.

اینجانب با شماره داوطلبی در جلسه این آزمون شرکت می‌نمایم.

امضا:

-۱ اگر بخواهیم به کمک یک Mux ۴:۱ تابع خروجی $F(A,B,C) = \sum m(2,4,5,7)$ را تولید کنیم، ورودی‌ها



کدام است؟

$$I_0 = C, I_1 = 0, I_2 = \bar{C}, I_3 = 1 \quad (1)$$

$$I_0 = B, I_1 = 0, I_2 = \bar{B}, I_3 = 1 \quad (2)$$

$$I_0 = 0, I_1 = \bar{B}, I_2 = 1, I_3 = B \quad (3)$$

$$I_0 = B, I_1 = B, I_2 = \bar{B}, I_3 = B \quad (4)$$


-۲ در مدار شکل زیر خروجی $Z_2Z_1Z_0$ چه کارکردی را نشان می‌دهد؟

Left Shift Register (۱)


(Gray) (۲) شمارنده گری

(۳) شمارنده دودویی (باینری)

Right Shift Register (۴)



-۳ تابع $F(P,Q,R)$ معادل کدام مورد است؟




$$\sum m(3,5) \quad (1)$$

$$\sum m(5,6) \quad (2)$$

$$\sum m(2,4,6) \quad (3)$$

$$\sum m(1,3,5) \quad (4)$$


-۴ نمودار حالت یک مدار ترتیبی با دو ورودی و یک خروجی در شکل زیر داده شده است. بعد از ساده سازی کامل،



نمودار چند حالت دارد؟

- ۲ (۱)
۳ (۲)
۴ (۳)
۵ (۴)

-۵ در مدار زیر با فرض تاخیر یکسان گیت‌ها، کدام تغییر در ورودی‌های (X,Y,Z) باعث تغییر سریع تر خروجی S می‌شود؟



- $(000) \rightarrow (001)$ (۱)
 $(011) \rightarrow (001)$ (۲)
 $(111) \rightarrow (110)$ (۳)
 $(001) \rightarrow (011)$ (۴)

-۶ تابع منطقی $f(A, B, C, D) = \bar{A}\bar{C} + AD + \bar{A}\bar{B}C$ را برای پیاده‌سازی بدون مخاطره (Hazard-free) و فقط با استفاده از گیت‌های دو ورودی در نظر بگیرید. با فرض یکسان بودن تاخیر گیت‌ها و در دسترس بودن ورودی‌ها و معکوس آن‌ها، به حداقل چند گیت دو ورودی نیاز است؟

- ۴ (۱)
۷ (۲)
۹ (۳)
۱۱ (۴)

-۷ در تابع زیر به ترتیب از راست به چپ چند عامل اولیه (Prime Implicant) و چند عامل اولیه ضروری (Essential Prime Implicant) وجود دارد؟

$$f(a,b,c,d) = \sum m(2,3,7,9,12) + d(5,8,11,14)$$

- ۲ و ۶ (۱)
۱ و ۶ (۲)
۲ و ۵ (۳)
۱ و ۵ (۴)

-۸ یک مدار از سه فلیپ فلاپ A, B, C تشکیل شده است. اگر ورودی‌های این ۳ فلیپ فلاپ به صورت زیر باشند، این مدار چه سیکلی را می‌شمارد؟ (فرض کنید مدار از حالت ABC=010 شروع به کار می‌کند).

$$D_A = \bar{A}C + \bar{B} \quad D_B = A + \bar{C} \quad D_C = \bar{A} + \bar{B}$$

- ۲, ۳, ۵, ۷, ۲, ... (۱)
۲, ۳, ۵, ۶, ۲, ... (۲)
۲, ۳, ۵, ۷, ۶, ۲, ... (۳)
۲, ۳, ۵, ۶, ۷, ۲, ... (۴)

-۹ عبارت ساده شده برای تابع $F = g \oplus h$, مطابق با کدام مورد است؟

$$h = (a+b).(b+c+d).(b+\bar{c}+d) \quad g = \bar{a}d + a\bar{c}d + \bar{b}\bar{c}d$$

$$F = \sum m(7, 9, 10) \quad (1)$$

$$F = \sum m(0, 2, 6, 7, 9, 10, 13) \quad (2)$$

$$F = \sum m(1, 3, 5, 7, 9, 10, 14) \quad (3)$$

$$F = \sum m(1, 3, 4, 5, 8, 11, 12, 14, 15) \quad (4)$$

-۱۰ کدام یک از توابع الف، ب و ج، فقط با یک 2×4 Decoder قابل تولید است؟

$$\bar{P}, \bar{Q}, \bar{R}$$

$$X, Y, \bar{Z}$$

$$\bar{A}, B, \bar{C}$$

الف) $\bar{P}, \bar{Q}, \bar{R}$

ب) X, Y, \bar{Z}


ج) \bar{A}, B, \bar{C}

(۱) الف - ب - ج

(۲) ب - ج

(۳) الف - ج

(۴) الف - ب



-۱۱ در یک سیستم کامپیوتی از قالب زیر برای نمایش اعداد ممیز شناور استفاده شده است. در این سیستم برای نمایش مانتبس از روش نمایش صریح (Explicit One Representation) و برای نمایش ۷-تگ از روش نمایش Biased-15 استفاده شده است. کدام مورد نمایش عدد ۹.125 را نشان می‌دهد؟

1-Bit 5-Bit 10-Bit

S	E	M
---	---	---

CA48 (۱)

8E48 (۲)

C890 (۳)

8C90 (۴)

-۱۲ فرض کنید در یک پردازنده اولین خانه در آدرس شروع تابع را برای ذخیره آدرس بازگشت فراخوانی تابع اختصاص داده‌ایم. در این پردازنده دستور `CALL func`, ابتدا آدرس بازگشت فراخوانی تابع $(PC+1)$ را در آدرس `func` ذخیره کرده و سپس اجرای دستورات تابع را از آدرس $func + 1$ پی‌می‌گیرد و در پایان با اجرای `RET` تابع تمام می‌شود. کدام مورد، درست است؟

func:	Return Adr.
Inst 1	
Inst 2	
...	
...	
...	
RET	

(۱) در این پردازنده امکان فراخوانی تابع تودرتو (Nested Function Call) وجود ندارد.


(۲) در این پردازنده امکان فراخوانی تابع بازگشتی (Recursive Function Call) وجود دارد.

(۳) در این پردازنده برای بازگشت از تابع (RET) باید از دستور پرش مستقیم (Jump Direct) استفاده کرد.

(۴) در این پردازنده برای بازگشت از تابع (RET) باید از دستور پرش غیرمستقیم (Jump Indirect) استفاده کرد.

- ۱۳- مسیر داده زیر را در نظر بگیرید. برای اجرای دستوری که محتویات یک خانه حافظه را NOT می‌کند، چند سیکل ساعت نیاز است؟ (فرض کنید که هر دستور یک خانه حافظه را اشغال می‌کند و عملکرد ALU مطابق جدول زیر است).

Func	Y
000	A
001	B
010	A + B
011	A - B
100	B + 1
101	NOT B
110	A AND B
111	A OR B




۸ (۴)

۷ (۳)

۶ (۲)

۵ (۱)

- ۱۴- شکل زیر یک پردازنده پایپ لاین با ۶ مرحله (Stage) را نشان می‌دهد. اگر مجموع زمان تمام مراحل برابر ۱۱ نانوثانیه باشد، بیشترین تسریعی که از پیاده‌سازی پایپ لاین به دست می‌آید، کدام است؟



۵/۵ (۴)

۶ (۳)

۵/۵ (۲)

۵ (۱)

- ۱۵- در یک پردازنده آدرس‌ها ۳۲ بیتی هستند. اگر این پردازنده یک حافظه نهان با گنجایش ۸ مگابایت داشته باشد که به صورت 4-Way Set Associative سازماندهی شده باشد، میزان سربار حافظه نهان چند MBit است؟ (توجه داشته باشید که هر خانه حافظه یک کلمه ۴ بایتی است).

۲۸ (۱)

۳۰ (۲)

۳۲ (۳)

۳۶ (۴)

- ۱۶- یک حافظه نهان 4-Way Set Associative با حجم ۸۱۹۲ بایت را در نظر بگیرید. هر بلوک حافظه نهان شامل ۴ کلمه ۴ بایتی است. طول میدان‌های offset و set در آدرس به ترتیب از راست به چپ چند بیت هستند؟

۶ و ۴ (۱)

۷ و ۴ (۲)

۸ و ۲ (۳)

۹ و ۲ (۴)

- ۱۷- یک کامپیوچر دارای سه دسته دستور نوع -الف، نوع -ب و نوع -ج است. طول Opcode دستورات نوع -الف بیت، نوع -ب ۶ بیت و نوع -ج ۸ بیت هستند. حداکثر تعداد دستورات از نوع -ج کدام است؟

(۱) ۲۲۰ (۲) ۲۳۶ (۳) ۲۵۴ (۴) ۲۵۶

۱۸- کدام عبارات در خصوص روش‌های I/O درست هستند؟

الف) روش programmed I/O در مورد پردازنده‌های با امکان دریافت وقفه (interrupt) هم قابل استفاده است.

ب) روش DMA پردازنده را درگیر عمل تبادل داده با دستگاه I/O می‌کند.

ج) روش interrupted I/O پردازنده را درگیر تبادل داده با دستگاه I/O می‌کند.

(۱) الف - ب (۲) ب - ج (۳) الف - ج (۴) الف - ب - ج

۱۹- معمار یک کامپیوچر ادعا می‌کند که در طراحی واحد کنترل با بهکارگیری nano-memory توانسته است حجم بیتی ریزحافظه را به یک پنجم تقلیل دهد. اگر تعداد microOPCODE‌های متفاوت ریزمعماری ۱۰ عدد باشد و تعداد الگوهای متفاوت فعالیت سیگنال‌های کنترل در ریزبرنامه واحد کنترل ۱۰۰۰ باشد، تعداد سیگنال‌های کنترل سیستم کدام است؟

(۱) ۵۶ (۲) ۶۶ (۳) ۷۶ (۴) با این اطلاعات قابل تعیین نیست.

۲۰- در ضرب دو عدد ۸ بیتی A و B با الگوریتم Booth چهار عمل جمع انجام شده است. محاسبه ضرب همین دو عدد A و B با روش Add & Shift انجام شده است. چه تعداد عمل جمع نیاز دارد؟

(۱) ۴ (۲) ۶ (۳) ۸ (۴) با این اطلاعات قابل تعیین نیست.

۲۱- در یک برنامه ۳۰ درصد دستورات از نوع A و ۲۰ درصد دستورات از نوع B هستند. کدام موارد درست است؟

الف- در این برنامه تعداد دستورات نوع A برابر با تعداد دستورات نوع B نیست.

ب- تسریع اجرای برنامه در حالتی که دستورات نوع A دو برابر سریع‌تر اجرا شوند و حالتی که دستورات نوع B سه برابر سریع‌تر اجرا شوند یکسان است.

ج- اگر دستورات نوع A و نوع B دو برابر سریع‌تر اجرا شوند و زمان اجرای برنامه بیش از ۷۰ درصد زمان اجرای اولیه خواهد بود.

(۱) الف - ب (۲) الف - ج (۳) ب - ج (۴) الف - ب - ج

- ۲۲- یک حافظه نهان قربانی با نگاشت انجمنی (fully-associative) دارای ۳ بلوک است و از سیاست جایگزینی FIFO استفاده می‌کند. برای افزایش کارآیی حجم حافظه نهان را به ۴ بلوک افزایش می‌دهیم. کدام توالی آدرس بلوک رسیده به حافظه نهان قربانی منجر به بروز ناهنجاری FIFO می‌شود؟

الف- $a \rightarrow b \rightarrow c \rightarrow a \rightarrow b \rightarrow c \rightarrow d \rightarrow e \rightarrow b \rightarrow a \rightarrow c \rightarrow d$

ب- $a \rightarrow b \rightarrow c \rightarrow d \rightarrow a \rightarrow b \rightarrow e \rightarrow a \rightarrow b \rightarrow c \rightarrow d \rightarrow e$

(۱) الف و ب ناهنجاری را نشان نمی‌دهند.

(۲) الف و ب هر دو ناهنجاری را نشان می‌دهند.

(۳) الف ناهنجاری را نشان نمی‌دهد اما ب نشان می‌دهد.

(۴) الف ناهنجاری را نشان می‌دهد اما ب نشان نمی‌دهد.

- ۲۳- معماری یک سیستم خط لوله متشكل از ۶ سطح است و با کلک با پریود ۸ نانوثانیه کار می‌کند. این معماری را به دو طریق الف و ب ارتقا می‌دهیم. کدام مورد در خصوص پردازش ۱۰۰۰ داده ورودی و ۱۰۰ داده ورودی درست است؟

الف- معماری **3-way superscalar 2-degree superpipeline** با کلک با پریود ۵ نانوثانیه.

الف- معماری **2-way superscalar 3-degree superpipeline** با کلک با پریود ۳ نانوثانیه.

(۱) تسريع ایجاد شده برای پردازش ۱۰۰۰ داده ورودی و ۱۰۰ داده ورودی توسط معماری الف بیشتر از معماری ب است.

(۲) تسريع ایجاد شده برای پردازش ۱۰۰۰ داده ورودی و ۱۰۰ داده ورودی توسط معماری الف کمتر از معماری ب است.

(۳) تسريع ایجاد شده برای پردازش ۱۰۰۰ داده ورودی توسط معماری الف بیشتر از معماری ب است اما این نتیجه برای ۱۰۰ داده ورودی درست نیست.

(۴) تسريع ایجاد شده برای پردازش ۱۰۰۰ داده ورودی توسط معماری الف کمتر از معماری ب است اما این نتیجه برای ۱۰۰ داده ورودی درست نیست.

- ۲۴- ۱۸ رفتار متوالی (Taken(T)/NotTaken(NT)) یک پرسش از چپ به راست نشان داده شده است. اگر پیش‌بینی کننده شرط (Branch Predictor) از یک 2-Bit Saturating Counter با مقدار اولیه ۲ استفاده کند، در ۱۰ پرسش آخر چند پرسش به صورت درست پیش‌بینی می‌شود؟

T	N	N	T	T	N	T	T	N	N	N	T	N	N	T
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

(۱) ۶
(۲) ۷
(۳) ۸
(۴) ۹

- ۲۵- فرض کنید A آرایه‌ای از بایت‌ها به ابعاد $32K \times 8K$ است که به صورت سطری (Row Wise) در حافظه مجازی (Virtual Memory) ذخیره شده و هم‌چنین برنامه زیر، در حافظه اصلی ذخیره شده است. اگر با اجرای این برنامه 8K نقص صفحه (Page Fault) رخ دهد، اندازه صفحه چند کیلوبایت است؟

```
for (i=0; i<32768; i++)
    for (j=0; j<8192; j++)
        A[i][j]=A[i][j]*A[i][j];
```


۶۴ (۱)

۳۲ (۲)

۱۶ (۳)

۸ (۴)

- ۲۶- فرض کنید یک پردازنده ۱۶ هسته‌ای در اختیار داریم. یک برنامه محک را بر روی این پردازنده اجرا می‌کنیم که کسر بخش سریال و بخش قابل موازی سازی آن به ترتیب برابر S و $1-S$ از زمان اجرای برنامه محک است. اگر فرض کنیم زمان اجرای این برنامه محک بر روی یکی از هسته‌ها برابر T باشد، کدام نمودار زمان اجرای این برنامه را بر حسب S بر روی پردازنده ۱۶ هسته‌ای نشان می‌دهد؟



- ۲۷- فرض کنید برنامه زیر بر روی یک پردازنده با اجرای خارج از ترتیب (Out of Order Execution) اجرا شود، و این پردازنده یک واحد اجرای ممیزشناور برای عملیات جمع/تفريق ممیزشناور و یک واحد اجرای ممیزشناور برای عملیات ضرب/تقسیم دارد. زمان لازم برای خواندن از حافظه، اجرای عملیات جمع، تفريف، ضرب و تقسيم ممیزشناور به ترتیب برابر ۲، ۶، ۸، ۱۲ و ۱۶ سیکل است. فرض کنید که تمام دستورات واکشی (Fetch) و صادر (Issue) شده‌اند و در بافرهای حافظه و واحدهای ممیزشناور قرار گرفته‌اند. در این صورت زمان اجرای برنامه زیر چند سیکل است؟

- lw.d F6, 32(R2)
- lw.d F2, 44(R3)
- mul.d F0, F2, F4
- sub.d F8, F2, F6
- div.d F10, F0, F6
- add.d F6, F8, F2

۲۸ (۱)

۳۰ (۲)

۳۲ (۳)

۴۶ (۴)

- ۲۸- جدول رزرواسیون برای یک پایپ‌لاین غیرخطی داده شده است. در Minimum Average Latency (MAL) این پایپ‌لاین کدام است؟

	1	2	3	4	5
S0	X		X		
S1		X			X
S2				X	

- ۴) ۱
- ۳/۵) ۲
- ۳) ۳
- ۲/۵) ۴

- ۲۹- کدام مورد حاصل جمع قطر و درجه را در یک شبکه torus 13×13 نشان می‌دهد؟

- ۱۶) ۱
- ۱۸) ۲
- ۲۶) ۳
- ۲۸) ۴

- ۳۰- کدام مورد در خصوص الگوریتم مسیریابی، درست است؟

- (۱) اثر مثبت به کارگیری مسیریابی تطبیقی (adaptive routing) بر کارایی نسبت به مسیریابی قطعی (deterministic routing)، در شبکه‌های با بعد کوچک و بزرگ یکسان نیست.
- (۲) در روش مسیریابی تطبیقی (adaptive routing) فقط وقتی می‌توان از کانال مجازی استفاده کرد که سوئیچینگ خرسی (wormhole switching) استفاده نشود.
- (۳) استفاده از مسیریابی تطبیقی (adaptive routing) حتماً زمان متوسط ارسال بسته در شبکه را نسبت به مسیریابی قطعی (deterministic routing) کاهش می‌دهد.
- (۴) در مسیریابی قطعی (deterministic routing) بسته قطعاً به گره مقصد می‌رسد.

- ۳۱- در یک شبکه فوق مکعب 10^3 بعدی با شروع از یک گره مشخص مبدا، ۴ گام را در جهت دور شدن از گره مبدا طی می‌کنیم. تعداد گره‌های متفاوت ممکن در انتهای مسیر کدام است؟

- ۲۵۶) ۱
- ۲۱۰) ۲
- ۶۴) ۳

(۴) بستگی به آدرس گره مبدا دارد.

- ۳۲- کدام مورد در خصوص حافظه نهان درست است؟

- (۱) حافظه نهان سطح بالا (نزدیک پردازنده) مناسب به کارگیری محلیت مکانی (spatial locality) و حافظه نهان سطح پایین (نزدیک حافظه اصلی) مناسب به کارگیری محلیت زمانی (temporal locality) است.
- (۲) در الگوریتم جایگزینی FIFO با افزایش تعداد بلوک حافظه نهان، نرخ برخورد (hit rate) (می‌تواند کم شود.
- (۳) استفاده از مکانیزم همنویسی (write through) فشار نوشتمن در حافظه اصلی را کاهش می‌دهد.
- (۴) الگوریتم جایگزینی LRU از نوع پشتنهای (stack) نیست.

- ۳۳- کدام مورد در خصوص تکنیک internal forwarding درست است؟

- (۱) مناسب برای زنجیر کردن خطوط لوله در یک کامپیوتر برداری است.
- (۲) مناسب برای مقابله با اثرات منفی دستورات پرش شرطی در خط لوله است.
- (۳) مناسب برای مقابله با اثرات منفی وابستگی داده بین دستورات در خط لوله است.
- (۴) ارتباط بین حافظه‌های نهان موجود در هسته‌های پردازشی یک سیستم چند هسته‌ای را تسهیل می‌کند.

- ۳۴- کدام مورد در خصوص یک خط لوله غیرخطی درست است؟

- (۱) استفاده از هر سیکل حریصانه (greedy cycle) دلخواه منجر به حداکثر برونداد (throughput) پردازشی می‌شود.
- (۲) یک سیکل مجاز (permissible cycle) حتماً شامل initial state نیست.
- (۳) یک سیکل ممنوعه (forbidden cycle) حتماً شامل initial state است.
- (۴) یک سیکل حریصانه (greedy cycle) حتماً شامل initial state است.

- ۳۵- در قطعه کد زیر وابستگی داده بین کدام دستورات را با روش register renaming نمی‌توان رفع کرد؟

Add	R1,R2
Mult	R6,R1
Load	R1,R3
Div	R1,R2


Div دستور Mult و دستور

Mult دستور Add و دستور

Div دستور Add و دستور

Load دستور Mult و دستور

- ۳۶- در شکل زیر خروجی OUT چهتابع منطقی را پیاده‌سازی می‌کند؟



$$((AB + C')D + E)' \quad (1)$$

$$\left(((AB)' + C)D + E \right)' \quad (2)$$

$$\left(((AB)' + C)' D + E \right)' \quad (3)$$

$$\left((AB + C')' D + E \right)' \quad (4)$$

- ۳۷- کدام مورد در خصوص دو پدیده Drain-Induced Barrier Lowering (DIBL) و Gate-Induced Drain Leakage (GIDL) درست است؟

(۱) اگرچه این دو پدیده در Vds های مختلف اتفاق می‌افتد اما ریشه هر دو یکی است.

(۲) یکی از این دو پدیده باعث کاهش ولتاژ آستانه و دیگری باعث افزایش جریان نشتی می‌شود.

(۳) این دو پدیده ذاتاً یکی هستند ولی یکی توسط ولتاژ Gate و دیگری توسط ولتاژ Drain ایجاد می‌شود.

(۴) یکی از این دو پدیده ناظر بر تفاوت جریان گیت به ازاء Vgs های مختلف و دیگری ناشی از تفاوت جریان Drain به ازاء Vds های مختلف است.

- ۳۸- کدام مورد برای یک ترانزیستور MOSFET درست است؟


(۱) افزایش درجه حرارت باعث تشدید پدیده Negative Bias Temperature Instability (NBTI) می‌گردد و خود NBTI باعث افزایش درجه حرارت تراشه می‌شود.

(۲) تأثیر درازمدت پدیده Hot Carrier Injection (HCI) بر روی ترانزیستور PMOS بیشتر از ترانزیستور NMOS است.


(۳) افزایش درجه حرارت باعث کاهش میزان حرک حامل‌ها (mobility) و کاهش ولتاژ آستانه (V_{th}) می‌شود.

(۴) افزایش درجه حرارت عامل اصلی به وجود آمدن پدیده Hot Carrier Injection (HCI) است.


-۴۹- یک وارونگر در شکل زیر به صورت مدار اولیه نشان داده شده که خازن ورودی آن برابر ۱ و خازن خروجی آن برابر ۲۵۶ است. اگر بخواهیم به صورتی که تحت عنوان مدارنهایی نشان داده شده، تأخیر تحریک این خازن را کاهش دهیم، در بهترین حالت نسبت تأخیر مدار شکل اولیه به مدارنهایی کدام است؟



-۴۰- شکل زیر ساختار یک AOI21 چهار ورودی را نشان می‌دهد. در این ساختار AOI21 شامل یک 2-AND (ورودی A و B) و یک ورودی C است که به یک 2-NOR متصل است. برای این که تأخیر مسیر خاکستری نشان داده شده در شکل کمینه شود، مقدار بهینه effort per stage به کدام یک از مقادیر زیر نزدیک‌تر است؟



-۴۱- در شکل زیر یک مدار سنکرون نشان داده شده است. در این شکل مستطیل‌ها FlipFlop ها را نشان می‌دهند و بیضی‌ها بخش‌های ترکیبی هستند که مقدار تأخیرشان در داخل آنها درج شده است. اگر بتوانیم سیگنال ساعت ورودی هر FlipFlop را با هر مقدار Skew دلخواه (منفی یا مثبت) مسیریابی کنیم، با تنظیم سه سیگنال CLK3، CLK2، CLK1 کمترین پریود ممکن برای سیگنال ساعت چند ns است؟ (از تأخیر FlipFlop ها صرف‌نظر نمایید).




-۴۲- کدام مورد، درست است؟

- (۱) برای شبیه‌سازی جانمایی (layout)، همیشه می‌توان از شبیه‌سازی Spice استفاده کرد.
- (۲) برای شبیه‌سازی جانمایی نهایی، می‌توان نت‌لیست مدار بعد از سنتز منطقی را با اطلاعات تأخیر (SDF) پس از سنتز منطقی شبیه‌سازی کرد.
- (۳) برای شبیه‌سازی جانمایی نهایی، می‌توان نت‌لیست مدار تولید شده پس از جانمایی را با اطلاعات تأخیر (SDF) پس از جانمایی شبیه‌سازی کرد.
- (۴) برای شبیه‌سازی جانمایی نهایی، می‌توان نت‌لیست مدار بعد از سنتز منطقی را با اطلاعات تأخیر (SDF) پس از جانمایی شبیه‌سازی کرد.

- ۴۳- مولتی پلکسler دو ورودی زیر را در نظر بگیرید. فرض کنید جریان نشتی برابر باشد.
- $$\frac{W}{L} I \cdot e^{\left(\frac{-|V_T|}{V_{DD} - V_{TN}}\right)}$$

درصورتی که از تمامی خازن‌ها بهجز خازنی که در شکل نمایش داده شده است و همچنین از جریان through صرف‌نظر شود، زمانی که هر سه ورودی صفر ولت باشند، توان ایستای مصرف شده چند نانووات است؟ (اعداد نوشته شده مقابله ترانزیستورها عرض ترانزیستور را نشان می‌دهد).

$$(I_{0,NMOS} = 4\mu A, I_{0,PMOS} = 2\mu A, V_{DD} = 1.5V, V_{TN} = |V_{TP}| = 0.25V, L_{min} = 100nm, e^{-\Delta} = 0.001V)$$




۲۱۰۰ (۱)

۱۶۸۰ (۲)

۱۲۶۰ (۳)

۸۴۰ (۴)

- ۴۴- حداقل فرکانس مجاز کلک برای عملکرد درست مدار چند GHz است؟ (اعداد مشخص شده برای هر گیت تأخیر صعود (عدد سمت چپ) و تأخیر نزول (عدد سمت راست) می‌باشد).




۲,۵۶ (۴)

۱,۶۹ (۳)

۲,۲۷ (۲)

۱,۵۶ (۱)

- ۴۵- مداری با ولتاژ ۱.۵V و با پالس ساعت ۱GHz کار می‌کند. خروجی مدار به یک خازن ۱pF متصل است. اگر شکل موج خروجی مدار به صورت زیر باشد، توان پویای (دینامیک) مربوط به خروجی چند mw است؟



۲,۲۵ (۴)

۱,۱۲۵ (۳)

۰,۹ (۲)

۰,۴۵ (۱)